

Arquitetura e Organização de Computadores

Aula-04: Memória Cache

Eliseu César Miguel

Livro: Arquitetura e Organização de Computadores
William Stallings 8ª Edição
Universidade Federal de Alfenas

December 22, 2020

Organização da Aula

- 1 Introdução
- 2 Memória Cache: Questões Gerais
- 3 Formas de Mapeamentos
- 4 Substituição de blocos e Política de Escrita
- 5 Medições e Exemplos

Organização da Aula

- 1 Introdução
- 2 Memória Cache: Questões Gerais
- 3 Formas de Mapeamentos
- 4 Substituição de blocos e Política de Escrita
- 5 Medições e Exemplos

Organização da Aula

- 1 Introdução
- 2 Memória Cache: Questões Gerais
- 3 Formas de Mapeamentos
- 4 Substituição de blocos e Política de Escrita
- 5 Medições e Exemplos

Organização da Aula

- 1 Introdução
- 2 Memória Cache: Questões Gerais
- 3 Formas de Mapeamentos
- 4 Substituição de blocos e Política de Escrita
- 5 Medições e Exemplos

Organização da Aula

- 1 Introdução
- 2 Memória Cache: Questões Gerais
- 3 Formas de Mapeamentos
- 4 Substituição de blocos e Política de Escrita
- 5 Medições e Exemplos


Bibliografia básica



Livro Texto




Complementar



Complementar

Além da bibliografia básica, visite o programa de ensino para ver outras bibliografias. Também, durante o curso, várias bibliografias em sítios da Internet serão apresentadas.

Introdução: Material adicional



Material de uso exclusivo do professor

Sugestão de material ilustrado na Internet:

<https://docente.ifrn.edu.br/givanaldorocha/disciplinas/>

organizacao-e-arquitetura-de-computadores-licenciatura-em-informatica/memorias-do-computador

Organização da Aula

- 1 Introdução
- 2 Memória Cache: Questões Gerais
- 3 Formas de Mapeamentos
- 4 Substituição de blocos e Política de Escrita
- 5 Medições e Exemplos

Introdução: Organização do conteúdo sobre memórias

Em nossos estudos, seguimos os três capítulos do livro texto sobre memórias:

- Capítulo 4 - Memória cache (Que também é uma memória interna)
- Capítulo 5 - Memória interna
- Capítulo 6 - Memória externa

Memórias cache pertencem à classe de *memória interna*. Na verdade, elas são de costume posicionadas entre a *memória principal* e os *registradores* da CPU. Contudo, o assunto sobre memória interna é vasto e, talvez por isso, Stallings o separou em dois capítulos. Nesta aula, como em todo o curso, (a menos que seja informado) usamos o termo simplificado **memória** para fazer referencia à **memória principal** do computador, também conhecida como **Memória RAM**. A memória principal do computador é usada principalmente para alojar os programas em execução e para operacionalizar a troca de dados (conteúdos) entre os dispositivos. Desta forma, faremos nesta aula uma introdução sobre as características básicas do assunto *memória* para, em seguida, concentraremos em memórias cache.

Introdução

Como armazenar dados de forma segura?

A humanidade vem fazendo uso de *meios de armazenamento de informação* ao longo do tempo.


No Século XIII A.C., o egípcio Moisés usa tábuas de pedra para armazenar informações.

(Atualmente, estas tábuas são conhecidas como *tablets*)



<https://www.osdezmandamentos.org/>

Introdução: "A pedra mais famosa do mundo!"



Pedra de Roseta

<https://www.osdezmandamentos.org/>

Introdução: Pedra de Roseta

Um elo quase perdido!

A Pedra de Roseta contém um dos chamados Decretos Ptolemaicos, um grupo de textos legislativos promulgados pela Dinastia ptolemaica entre os séculos II e III a.C. honrando seus faraós reinantes, e que previam que múltiplas cópias deviam ser edificadas nos templos do Egito



https://pt.wikipedia.org/wiki/Pedra_de_Roseta

- crucial para a compreensão moderna dos hieróglifos egípcios

- a inscrição guarda um decreto de um conselho de sacerdotes estabelecendo o culto ao faraó Ptolomeu V
- deliberação é registrada em três versões com conteúdo em geral equivalente mas em escritas diferentes
 - (i) forma hieroglífica do egípcio antigo;
 - (ii) demótico, variante do egípcio tardio;
 - (iii) grego antigo

De acordo com o sítio *InfoEscola: Navegando e aprendendo*¹, a Pedra de Roseta data de 27 de março de 196 a.C.

¹<https://www.infoescola.com/civilizacao-egipcia/pedra-de-roseta/>

Introdução: Características dos sistemas de memórias

As memórias apresentam (talvez) a maior variedade em tecnologia e aplicação na computação

Tabela 4.1 Principais características dos sistemas de memória do computador

Localização Interna (por exemplo, registradores do processador, memória principal, cache) Externa (por exemplo, discos ópticos, discos magnéticos, fitas)	Desempenho Tempo de acesso Tempo de ciclo Taxa de transferência
Capacidade Número de palavras Número de bytes	Tipo físico Semicondutor Magnético Óptico Magneto-óptico
Unidade de transferência Palavra Bloco	Características físicas Volátil/não volátil Apagável/não apagável
Método de acesso Sequencial Direto Aleatório Associativo	Organização Módulos de memória

Introdução: Formas de acesso e desempenho

As formas de acesso definem como os dados são localizados para leitura e escrita

- **Sequencial:** memória organizada em unidades de dados chamadas *registros*. A informação de endereçamento é armazenada entre os registros. Tempo de acesso variado. Exemplo: fita. Cap. 6
- **Direto:** possui endereço individualizado para grandes blocos de registros, baseado no local físico. O acesso direto acessa o início do bloco e um acesso sequencial acessa o dado. Tempo de acesso variado. Ex: discos Cap. 6
- **Aleatório:** um endereço exclusivo para cada local da memória. Tempo de acesso uniforme. Qualquer endereço pode ser **selecionado aleatoriamente** e acessado diretamente. Ex: memória principal (DRAM, SDRAM) Cap. 5
- **Associativo:** é um tipo de memória de acesso aleatório, mas que permite procurar uma palavra dentre várias alocadas na mesma área. Para isso, uma parte do endereço da palavra é necessária para localizar a palavra. Na sequência, estudaremos essa forma de acesso. Ex: memória cache. Cap. 4

Desempenho

- **Tempo de acesso (latência):** *acesso aleatório*—tempo para realizar a operação de escrita ou leitura. *Acesso não aleatório*— tempo para posicionar o mecanismo de leitura ou escrita.
- **Tempo de ciclo de memória:** *acesso aleatório*—tempo de acesso mais o tempo adicional antes do segundo acesso, para regeneração e outras questões técnicas.
- **Taxa de transferência:** taxa em que os dados podem ser transferidos.

Introdução: Formas de acesso e desempenho

As formas de acesso definem como os dados são localizados para leitura e escrita

- **Sequencial:** memória organizada em unidades de dados chamadas *registros*. A informação de endereçamento é armazenada entre os registros. Tempo de acesso variado. Exemplo: fita. Cap. 6
- **Direto:** possui endereço individualizado para grandes blocos de registros, baseado no local físico. O acesso direto acessa o início do bloco e um acesso sequencial acessa o dado. Tempo de acesso variado. Ex: discos Cap. 6
- **Aleatório:** um endereço exclusivo para cada local da memória. Tempo de acesso uniforme. Qualquer endereço pode ser **selecionado aleatoriamente** e acessado diretamente. Ex: memória principal (DRAM, SDRAM) Cap. 5
- **Associativo:** é um tipo de memória de acesso aleatório, mas que permite procurar uma palavra dentre várias alocadas na mesma área. Para isso, uma parte do endereço da palavra é necessária para localizar a palavra. Na sequência, estudaremos essa forma de acesso. Ex: memória cache. Cap. 4

Desempenho

- **Tempo de acesso (latência):** *acesso aleatório*—tempo para realizar a operação de escrita ou leitura. *Acesso não aleatório*— tempo para posicionar o mecanismo de leitura ou escrita.
- **Tempo de ciclo de memória:** *acesso aleatório*—tempo de acesso mais o tempo adicional antes do segundo acesso, para regeneração e outras questões técnicas.
- **Taxa de transferência:** taxa em que os dados podem ser transferidos.

Introdução: Formas de acesso e desempenho

As formas de acesso definem como os dados são localizados para leitura e escrita

- **Sequencial:** memória organizada em unidades de dados chamadas *registros*. A informação de endereçamento é armazenada entre os registros. Tempo de acesso variado. Exemplo: fita. Cap. 6
- **Direto:** possui endereço individualizado para grandes blocos de registros, baseado no local físico. O acesso direto acessa o início do bloco e um acesso sequencial acessa o dado. Tempo de acesso variado. Ex: discos Cap. 6
- **Aleatório:** um endereço exclusivo para cada local da memória. Tempo de acesso uniforme. Qualquer endereço pode ser **selecionado aleatoriamente** e acessado diretamente. Ex: memória principal (DRAM, SDRAM) Cap. 5
- **Associativo:** é um tipo de memória de acesso aleatório, mas que permite procurar uma palavra dentre várias alocadas na mesma área. Para isso, uma parte do endereço da palavra é necessária para localizar a palavra. Na sequência, estudaremos essa forma de acesso. Ex: memória cache. Cap. 4

Desempenho

- **Tempo de acesso (latência):** *acesso aleatório*—tempo para realizar a operação de escrita ou leitura. *Acesso não aleatório*— tempo para posicionar o mecanismo de leitura ou escrita.
- **Tempo de ciclo de memória:** *acesso aleatório*—tempo de acesso mais o tempo adicional antes do segundo acesso, para regeneração e outras questões técnicas.
- **Taxa de transferência:** taxa em que os dados podem ser transferidos.

Introdução: Formas de acesso e desempenho

As formas de acesso definem como os dados são localizados para leitura e escrita

- **Sequencial:** memória organizada em unidades de dados chamadas *registros*. A informação de endereçamento é armazenada entre os registros. Tempo de acesso variado. Exemplo: fita. Cap. 6
- **Direto:** possui endereço individualizado para grandes blocos de registros, baseado no local físico. O acesso direto acessa o início do bloco e um acesso sequencial acessa o dado. Tempo de acesso variado. Ex: discos Cap. 6
- **Aleatório:** um endereço exclusivo para cada local da memória. Tempo de acesso uniforme. Qualquer endereço pode ser **selecionado aleatoriamente** e acessado diretamente. Ex: memória principal (DRAM, SDRAM) Cap. 5
- **Associativo:** é um tipo de memória de acesso aleatório, mas que permite procurar uma palavra dentre várias alocadas na mesma área. Para isso, uma parte do endereço da palavra é necessária para localizar a palavra. Na sequência, estudaremos essa forma de acesso. Ex: memória cache. Cap. 4

Desempenho

- **Tempo de acesso (latência):** *acesso aleatório*—tempo para realizar a operação de escrita ou leitura. *Acesso não aleatório*— tempo para posicionar o mecanismo de leitura ou escrita.
- **Tempo de ciclo de memória:** *acesso aleatório*—tempo de acesso mais o tempo adicional antes do segundo acesso, para regeneração e outras questões técnicas.
- **Taxa de transferência:** taxa em que os dados podem ser transferidos.

Introdução: Formas de acesso e desempenho

As formas de acesso definem como os dados são localizados para leitura e escrita

- **Sequencial:** memória organizada em unidades de dados chamadas *registros*. A informação de endereçamento é armazenada entre os registros. Tempo de acesso variado. Exemplo: fita. Cap. 6
- **Direto:** possui endereço individualizado para grandes blocos de registros, baseado no local físico. O acesso direto acessa o início do bloco e um acesso sequencial acessa o dado. Tempo de acesso variado. Ex: discos Cap. 6
- **Aleatório:** um endereço exclusivo para cada local da memória. Tempo de acesso uniforme. Qualquer endereço pode ser **selecionado aleatoriamente** e acessado diretamente. Ex: memória principal (DRAM, SDRAM) Cap. 5
- **Associativo:** é um tipo de memória de acesso aleatório, mas que permite procurar uma palavra dentre várias alocadas na mesma área. Para isso, uma parte do endereço da palavra é necessária para localizar a palavra. Na sequência, estudaremos essa forma de acesso. Ex: memória cache. Cap. 4

Desempenho

- **Tempo de acesso (latência):** *acesso aleatório*—tempo para realizar a operação de escrita ou leitura. *Acesso não aleatório*— tempo para posicionar o mecanismo de leitura ou escrita.
- **Tempo de ciclo de memória:** *acesso aleatório*—tempo de acesso mais o tempo adicional antes do segundo acesso, para regeneração e outras questões técnicas.
- **Taxa de transferência:** taxa em que os dados podem ser transferidos.

Introdução: Formas de acesso e desempenho

As formas de acesso definem como os dados são localizados para leitura e escrita

- **Sequencial:** memória organizada em unidades de dados chamadas *registros*. A informação de endereçamento é armazenada entre os registros. Tempo de acesso variado. Exemplo: fita. Cap. 6
- **Direto:** possui endereço individualizado para grandes blocos de registros, baseado no local físico. O acesso direto acessa o início do bloco e um acesso sequencial acessa o dado. Tempo de acesso variado. Ex: discos Cap. 6
- **Aleatório:** um endereço exclusivo para cada local da memória. Tempo de acesso uniforme. Qualquer endereço pode ser **selecionado aleatoriamente** e acessado diretamente. Ex: memória principal (DRAM, SDRAM) Cap. 5
- **Associativo:** é um tipo de memória de acesso aleatório, mas que permite procurar uma palavra dentre várias alocadas na mesma área. Para isso, uma parte do endereço da palavra é necessária para localizar a palavra. Na sequência, estudaremos essa forma de acesso. Ex: memória cache. Cap. 4

Desempenho

- **Tempo de acesso (latência):** *acesso aleatório*—tempo para realizar a operação de escrita ou leitura. *Acesso não aleatório*— tempo para posicionar o mecanismo de leitura ou escrita.
- **Tempo de ciclo de memória:** *acesso aleatório*—tempo de acesso mais o tempo adicional antes do segundo acesso, para regeneração e outras questões técnicas.
- **Taxa de transferência:** taxa em que os dados podem ser transferidos.

Introdução: Formas de acesso e desempenho

As formas de acesso definem como os dados são localizados para leitura e escrita

- **Sequencial:** memória organizada em unidades de dados chamadas *registros*. A informação de endereçamento é armazenada entre os registros. Tempo de acesso variado. Exemplo: fita. Cap. 6
- **Direto:** possui endereço individualizado para grandes blocos de registros, baseado no local físico. O acesso direto acessa o início do bloco e um acesso sequencial acessa o dado. Tempo de acesso variado. Ex: discos Cap. 6
- **Aleatório:** um endereço exclusivo para cada local da memória. Tempo de acesso uniforme. Qualquer endereço pode ser **selecionado aleatoriamente** e acessado diretamente. Ex: memória principal (DRAM, SDRAM) Cap. 5
- **Associativo:** é um tipo de memória de acesso aleatório, mas que permite procurar uma palavra dentre várias alocadas na mesma área. Para isso, uma parte do endereço da palavra é necessária para localizar a palavra. Na sequência, estudaremos essa forma de acesso. Ex: memória cache. Cap. 4


Desempenho

- **Tempo de acesso (latência):** *acesso aleatório*—tempo para realizar a operação de escrita ou leitura. *Acesso não aleatório*— tempo para posicionar o mecanismo de leitura ou escrita.
- **Tempo de ciclo de memória:** *acesso aleatório*—tempo de acesso mais o tempo adicional antes do segundo acesso, para regeneração e outras questões técnicas.
- **Taxa de transferência:** taxa em que os dados podem ser transferidos.

Introdução: Hierarquia de memórias

A grande variedade: custo; tecnologia; tempo de acesso; e densidade de componentes; sugerem uma organização de memória para atender todos os requisitos dos sistemas

Figura 4.1 A hierarquia de memória




Organização da Aula

- 1 Introdução
- 2 Memória Cache: Questões Gerais**
- 3 Formas de Mapeamentos
- 4 Substituição de blocos e Política de Escrita
- 5 Medições e Exemplos

Memória cache: Motivação

Figura 3.18 Exemplo de configurações de barramento




(a) Arquitetura de barramento tradicional


Em sistemas multiprogramados comumente há vários dispositivos de E/S ligados por barramentos. A memória principal é necessária para uma técnica comum de entrada e saída. Como a memória principal pode ser, ao mesmo tempo: densa; barata; com grande capacidade; e atender simultaneamente ao processamento e aos módulos de E/S; sem comprometer o desempenho do sistema?

Memória cache: Organização

Figura 4.3 Cache e memória principal



(a) Cache única



(b) Organização de cache em três níveis



Quando a CPU necessita de uma *palavra* da memória, o *bloco* que contém a palavra é atualizado nas memórias cache

Importante: devemos ter endereços diferentes para a memória principal e a cache?



Memória cache: Estratégia de povoamento

O princípio da localidade!

Figura 4.4 Estrutura de cache/memória principal



Memória cache: Estratégia de povoamento




- O endereço de memória o mesmo utilizado para as caches (virtual ou real)
- Uma entrada da cache armazena um bloco com várias palavras da memória
- A cache é endereçada por suas entradas
- Vários blocos da memória disputam as entradas da cache (mapeamento)
- O campo *tag* informa qual bloco está em uma determinada entrada
- Uma palavra é localizada de forma sequencial na entrada
- As caches oferecem tempo de acesso menor que a memória principal

As memórias cache armazenam instruções e dados de forma redundante em relação à memória principal. Assim, os problemas a serem tratados são:

- Como mapear um bloco para a memória cache?
- Como e quando sincronizar os dados entre a cache e a memória?

Memória cache: Leitura e atualização

Figura 4.5 Operação de leitura de cache



Memória cache: Elementos

Tabela 4.2 Elementos do projeto de cache

Endereços de cache	Política de escrita
Lógicos	<i>Write-through</i>
Físicos	<i>Write-back</i>
Tamanho de cache	<i>Write once</i>
Função de mapeamento	Tamanho de linha
Direta	Número de caches
Associativa	Um ou dois níveis
Associativa em conjunto (<i>set associative</i>)	Unificada ou separada
Algoritmo de substituição	
Usado menos recentemente (LRU, do inglês <i>least recently used</i>)	
Primeiro a entrar, primeiro a sair (FIFO, do inglês <i>first-in-first-out</i>)	
Usado menos frequentemente (LFU, do inglês <i>least frequently used</i>)	
Aleatório	

Memória principal: Organização em páginas

Memória Principal	
endereço	palavra
000000000	
000000001	
000000010	
000000011	
000000100	
000000101	
000000110	
000000111	
000001000	
000001001	
000001010	
000001011	
000001100	
000001101	
000001110	
000001111	
...	
111111110	
111111111	

O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Organização em páginas

Memória Principal	
endereço	palavra
000000000	
000000001	
000000010	
000000011	
000000100	
000000101	
000000110	
000000111	
000001000	
000001001	
000001010	
000001011	
000001100	
000001101	
000001110	
000001111	
...	
111111110	
111111111	

O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Organização em páginas

Memória Principal	
endereço	palavra
000000000	
000000001	
000000010	
000000011	
000000100	
000000101	
000000110	
000000111	
000001000	
000001001	
000001010	
000001011	
000001100	
000001101	
000001110	
000001111	
...	
111111110	
111111111	

1024 páginas de 1 palavra
10 bits (endereço de página)
0 bits (endereço de palavra)

O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Organização em páginas

Memória Principal		Memória Principal	
endereço	palavra	endereço	palavra
000000000		000000000	
000000001		000000001	
000000010		000000010	
000000011		000000011	
000000100		000000100	
000000101		000000101	
000000110		000000110	
000000111		000000111	
000001000		000001000	
000001001		000001001	
000001010		000001010	
000001011		000001011	
000001100		000001100	
000001101		000001101	
000001110		000001110	
000001111		000001111	
...		...	
111111110		111111110	
111111111		111111111	

1024 páginas de 1 palavra
10 bits (endereço de página)
0 bits (endereço de palavra)

O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Organização em páginas

Memória Principal		Memória Principal	
endereço	palavra	endereço	palavra
000000000		000000000	
000000001		000000001	
000000010		000000010	
000000011		000000011	
000000100		000000100	
000000101		000000101	
000000110		000000110	
000000111		000000111	
000001000		000001000	
000001001		000001001	
000001010		000001010	
000001011		000001011	
000001100		000001100	
000001101		000001101	
000001110		000001110	
000001111		000001111	
...		...	
111111110		111111110	
111111111		111111111	

1024 páginas de 1 palavra
10 bits (endereço de página)
0 bits (endereço de palavra)

O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Organização em páginas

Memória Principal		Memória Principal	
endereço	palavra	endereço	palavra
000000000		000000000	
000000001		000000001	
000000010		000000010	
000000011		000000011	
000000100		000000100	
000000101		000000101	
000000110		000000110	
000000111		000000111	
000001000		000001000	
000001001		000001001	
000001010		000001010	
000001011		000001011	
000001100		000001100	
000001101		000001101	
000001110		000001110	
000001111		000001111	
...		...	
111111110		111111110	
111111111		111111111	

1024 páginas de 1 palavra
10 bits (endereço de página)
0 bits (endereço de palavra)

512 páginas de 2 palavra
9 bits (endereço de página)
1 bit (endereço de palavra)

O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Organização em páginas

Memória Principal		Memória Principal		Memória Principal	
endereço	palavra	endereço	palavra	endereço	palavra
000000000		000000000		000000000	
000000001		000000001		000000001	
000000010		000000010		000000010	
000000011		000000011		000000011	
000000100		000000100		000000100	
000000101		000000101		000000101	
000000110		000000110		000000110	
000000111		000000111		000000111	
000001000		000001000		000001000	
000001001		000001001		000001001	
000001010		000001010		000001010	
000001011		000001011		000001011	
000001100		000001100		000001100	
000001101		000001101		000001101	
000001110		000001110		000001110	
000001111		000001111		000001111	
...		...		...	
111111110		111111110		111111110	
111111111		111111111		111111111	
1024 páginas de 1 palavra 10 bits (endereço de página) 0 bits (endereço de palavra)		512 páginas de 2 palavra 9 bits (endereço de página) 1 bit (endereço de palavra)			

O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Organização em páginas

Memória Principal		Memória Principal		Memória Principal	
endereço	palavra	endereço	palavra	endereço	palavra
000000000		000000000		000000000	
000000001		000000001		000000001	
000000010		000000010		000000010	
000000011		000000011		000000011	
000000100		000000100		000000100	
000000101		000000101		000000101	
000000110		000000110		000000110	
000000111		000000111		000000111	
000001000		000001000		000001000	
000001001		000001001		000001001	
000001010		000001010		000001010	
000001011		000001011		000001011	
000001100		000001100		000001100	
000001101		000001101		000001101	
000001110		000001110		000001110	
000001111		000001111		000001111	
...		...		...	
111111110		111111110		111111110	
111111111		111111111		111111111	
1024 páginas de 1 palavra 10 bits (endereço de página) 0 bits (endereço de palavra)		512 páginas de 2 palavra 9 bits (endereço de página) 1 bit (endereço de palavra)			

O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Organização em páginas

Memória Principal		Memória Principal		Memória Principal	
endereço	palavra	endereço	palavra	endereço	palavra
000000000		000000000		000000000	
000000001		000000001		000000001	
000000010		000000010		000000010	
000000011		000000011		000000011	
000000100		000000100		000000100	
000000101		000000101		000000101	
000000110		000000110		000000110	
000000111		000000111		000000111	
000001000		000001000		000001000	
000001001		000001001		000001001	
000001010		000001010		000001010	
000001011		000001011		000001011	
000001100		000001100		000001100	
000001101		000001101		000001101	
000001110		000001110		000001110	
000001111		000001111		000001111	
...		...		...	
111111110		111111110		111111110	
111111111		111111111		111111111	
1024 páginas de 1 palavra 10 bits (endereço de página) 0 bits (endereço de palavra)		512 páginas de 2 palavra 9 bits (endereço de página) 1 bit (endereço de palavra)		256 páginas de 4 palavra 8 bits (endereço de página) 2 bits (endereço de palavra)	

O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Organização em páginas

Memória Principal		Memória Principal		Memória Principal		Memória Principal	
endereço	palavra	endereço	palavra	endereço	palavra	endereço	palavra
000000000		000000000		000000000		000000000	
000000001		000000001		000000001		000000001	
000000010		000000010		000000010		000000010	
000000011		000000011		000000011		000000011	
000000100		000000100		000000100		000000100	
000000101		000000101		000000101		000000101	
000000110		000000110		000000110		000000110	
000000111		000000111		000000111		000000111	
000001000		000001000		000001000		000001000	
000001001		000001001		000001001		000001001	
000001010		000001010		000001010		000001010	
000001011		000001011		000001011		000001011	
000001100		000001100		000001100		000001100	
000001101		000001101		000001101		000001101	
000001110		000001110		000001110		000001110	
000001111		000001111		000001111		000001111	
...		...		...		...	
111111110		111111110		111111110		111111110	
111111111		111111111		111111111		111111111	
1024 páginas de 1 palavra 10 bits (endereço de página) 0 bits (endereço de palavra)		512 páginas de 2 palavra 9 bits (endereço de página) 1 bit (endereço de palavra)		256 páginas de 4 palavra 8 bits (endereço de página) 2 bits (endereço de palavra)			

O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Organização em páginas

Memória Principal		Memória Principal		Memória Principal		Memória Principal	
endereço	palavra	endereço	palavra	endereço	palavra	endereço	palavra
000000000		000000000		000000000		000000000	
000000001		000000001		000000001		000000001	
000000010		000000010		000000010		000000010	
000000011		000000011		000000011		000000011	
000000100		000000100		000000100		000000100	
000000101		000000101		000000101		000000101	
000000110		000000110		000000110		000000110	
000000111		000000111		000000111		000000111	
000001000		000001000		000001000		000001000	
000001001		000001001		000001001		000001001	
000001010		000001010		000001010		000001010	
000001011		000001011		000001011		000001011	
000001100		000001100		000001100		000001100	
000001101		000001101		000001101		000001101	
000001110		000001110		000001110		000001110	
000001111		000001111		000001111		000001111	
...		...		...		...	
111111110		111111110		111111110		111111110	
111111111		111111111		111111111		111111111	
1024 páginas de 1 palavra 10 bits (endereço de página) 0 bits (endereço de palavra)		512 páginas de 2 palavra 9 bits (endereço de página) 1 bit (endereço de palavra)		256 páginas de 4 palavra 8 bits (endereço de página) 2 bits (endereço de palavra)			

O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Organização em páginas

Memória Principal		Memória Principal		Memória Principal		Memória Principal	
endereço	palavra	endereço	palavra	endereço	palavra	endereço	palavra
000000000		000000000		000000000		000000000	
000000001		000000001		000000001		000000001	
000000010		000000010		000000010		000000010	
000000011		000000011		000000011		000000011	
000000100		000000100		000000100		000000100	
000000101		000000101		000000101		000000101	
000000110		000000110		000000110		000000110	
000000111		000000111		000000111		000000111	
000001000		000001000		000001000		000001000	
000001001		000001001		000001001		000001001	
000001010		000001010		000001010		000001010	
000001011		000001011		000001011		000001011	
000001100		000001100		000001100		000001100	
000001101		000001101		000001101		000001101	
000001110		000001110		000001110		000001110	
000001111		000001111		000001111		000001111	
...		...		...		...	
111111110		111111110		111111110		111111110	
111111111		111111111		111111111		111111111	
1024 páginas de 1 palavra 10 bits (endereço de página) 0 bits (endereço de palavra)		512 páginas de 2 palavra 9 bits (endereço de página) 1 bit (endereço de palavra)		256 páginas de 4 palavra 8 bits (endereço de página) 2 bits (endereço de palavra)		128 páginas de 8 palavra 7 bits (endereço de página) 3 bits (endereço de palavra)	

O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Organização em páginas

Memória Principal		Memória Principal		Memória Principal		Memória Principal	
endereço	palavra	endereço	palavra	endereço	palavra	endereço	palavra
000000000		000000000		000000000		000000000	
000000001		000000001		000000001		000000001	
000000010		000000010		000000010		000000010	
000000011		000000011		000000011		000000011	
000000100		000000100		000000100		000000100	
000000101		000000101		000000101		000000101	
000000110		000000110		000000110		000000110	
000000111		000000111		000000111		000000111	
000001000		000001000		000001000		000001000	
000001001		000001001		000001001		000001001	
000001010		000001010		000001010		000001010	
000001011		000001011		000001011		000001011	
000001100		000001100		000001100		000001100	
000001101		000001101		000001101		000001101	
000001110		000001110		000001110		000001110	
000001111		000001111		000001111		000001111	
...		...		...		...	
111111110		111111110		111111110		111111110	
111111111		111111111		111111111		111111111	
1024 páginas de 1 palavra 10 bits (endereço de página) 0 bits (endereço de palavra)		512 páginas de 2 palavra 9 bits (endereço de página) 1 bit (endereço de palavra)		256 páginas de 4 palavra 8 bits (endereço de página) 2 bits (endereço de palavra)		128 páginas de 8 palavra 7 bits (endereço de página) 3 bits (endereço de palavra)	


O SO sabe em qual página está o processo em execução. Assim, o SO recebe o endereço de palavra vindo da CPU e o direciona para a página endereçada em um registrador base

Memória principal: Endereçamento relativo (virtual)

A compilação gera endereçamento virtual para as instruções.


O carregamento feito pelo S.O. define o endereçamento real para cada programa

O que muda entre sistemas mono-programados e multiprogramados?



Memória cache: Formato de endereços

Figura 4.7 Caches lógicas e físicas





Organização da Aula


- 1 Introdução
- 2 Memória Cache: Questões Gerais
- 3 Formas de Mapeamentos**
- 4 Substituição de blocos e Política de Escrita
- 5 Medições e Exemplos

Memória cache: Comparativo entre os extremos:

Figura 4.8 Mapeamento da memória principal para a cache: direto e associativo




Memória cache: Mapeamento direto




Memória cache: Mapeamento direto

Figura 4.9 Organização da memória com mapeamento direto




Memória cache: Comparativo entre os extremos:

Figura 4.8 Mapeamento da memória principal para a cache: direto e associativo




(a) Mapeamento direto






(b) Mapeamento associativo

Memória cache: Mapeamento totalmente associativo


Figura 4.11 Organização da memória cache totalmente associativa



Memória cache: Mapeamento associativo por conjuntos




Memoria cache: Mapeamento associativo por conjunto



Memória cache: Mapeamento associativo por conjunto

Figura 4.14 Organização da memória cache associativa em conjunto com k linhas por conjunto



Exemplo: Várias configurações de cache

Sejam os dados: MP = 2MiB; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo 2MiB = $2 \times 2^{20}\text{B} = 2^{21}\text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)
MCache com 8 entradas $\times 32\text{B} = 2^3 \times 2^5\text{B} = 2^8\text{B}$ (volume da cache)
Total de Blocos = $2^{21}\text{B} / 2^5\text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal
Quantos blocos por linha? $2^{16}\text{blocos} / 2^3\text{linhas} = 2^{13}\text{blocos/linha}$
Blocos de 32 palavras e $2^{13}\text{blocos/linha}$ em mapeamento direto

Exemplo: Várias configurações de cache

Sejam os dados: MP = 2MiB; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo 2MiB = $2 \times 2^{20} \text{B} = 2^{21} \text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)

MCache com 8 entradas $\times 32 \text{B} = 2^3 \times 2^5 \text{B} = 2^8 \text{B}$ (volume da cache)

Total de Blocos = $2^{21} \text{B} / 2^5 \text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal

Quantos blocos por linha? $2^{16} \text{ blocos} / 2^3 \text{ linhas} = 2^{13} \text{ blocos/linha}$

Blocos de 32 palavras e $2^{13} \text{ blocos/linha}$ em mapeamento direto

Exemplo: Várias configurações de cache

Sejam os dados: $MP = 2\text{MiB}$; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo $2\text{MiB} = 2 \times 2^{20}\text{B} = 2^{21}\text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)

MCache com 8 entradas $\times 32\text{B} = 2^3 \times 2^5\text{B} = 2^8\text{B}$ (volume da cache)

Total de Blocos $= 2^{21}\text{B} / 2^5\text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal

Quantos blocos por linha? $2^{16}\text{blocos} / 2^3\text{linhas} = 2^{13}\text{blocos/linha}$

Blocos de 32 palavras e $2^{13}\text{blocos/linha}$ em mapeamento direto

Exemplo: Várias configurações de cache

Sejam os dados: $MP = 2\text{MiB}$; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo $2\text{MiB} = 2 \times 2^{20}\text{B} = 2^{21}\text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)

MCache com 8 entradas $\times 32\text{B} = 2^3 \times 2^5\text{B} = 2^8\text{B}$ (volume da cache)

Total de Blocos $= 2^{21}\text{B} / 2^5\text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal

Quantos blocos por linha? $2^{16}\text{blocos} / 2^3\text{linhas} = 2^{13}\text{blocos/linha}$

Blocos de 32 palavras e $2^{13}\text{blocos/linha}$ em mapeamento direto

Exemplo: Várias configurações de cache

Sejam os dados: $MP = 2\text{MiB}$; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo $2\text{MiB} = 2 \times 2^{20}\text{B} = 2^{21}\text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)

MCache com 8 entradas $\times 32\text{B} = 2^3 \times 2^5\text{B} = 2^8\text{B}$ (volume da cache)

Total de Blocos $= 2^{21}\text{B} / 2^5\text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal

Quantos blocos por linha? $2^{16}\text{blocos} / 2^3\text{linhas} = 2^{13}\text{blocos/linha}$

Blocos de 32 palavras e $2^{13}\text{blocos/linha}$ em mapeamento direto

Exemplo: Várias configurações de cache

Sejam os dados: $MP = 2\text{MiB}$; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: $MP \text{ contendo } 2\text{MiB} = 2 \times 2^{20}\text{B} = 2^{21}\text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)
 $\text{MCache com 8 entradas} \times 32\text{B} = 2^3 \times 2^5\text{B} = 2^8\text{B}$ (volume da cache)
 $\text{Total de Blocos} = 2^{21}\text{B} / 2^5\text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal
Quantos blocos por linha? $2^{16}\text{blocos} / 2^3\text{linhas} = 2^{13}\text{blocos/linha}$
Blocos de 32 palavras e $2^{13}\text{blocos/linha}$ em mapeamento direto


Exemplo: Várias configurações de cache

Sejam os dados: $MP = 2\text{MiB}$; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: $MP \text{ contendo } 2\text{MiB} = 2 \times 2^{20}\text{B} = 2^{21}\text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)
 $\text{MCache com 8 entradas} \times 32\text{B} = 2^3 \times 2^5\text{B} = 2^8\text{B}$ (volume da cache)
 $\text{Total de Blocos} = 2^{21}\text{B} / 2^5\text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal
Quantos blocos por linha? $2^{16}\text{blocos} / 2^3\text{linhas} = 2^{13}\text{blocos/linha}$
Blocos de 32 palavras e $2^{13}\text{blocos/linha}$ em mapeamento direto

Mapeamento Associativo por Conjunto

Mapeamento
Direto




Exemplo: Várias configurações de cache

Sejam os dados: MP = 2MiB; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo 2MiB = $2 \times 2^{20} \text{B} = 2^{21} \text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)
MCache com 8 entradas $\times 32 \text{B} = 2^3 \times 2^5 \text{B} = 2^8 \text{B}$ (volume da cache)
Total de Blocos = $2^{21} \text{B} / 2^5 \text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal
Quantos blocos por linha? $2^{16} \text{ blocos} / 2^3 \text{ linhas} = 2^{13} \text{ blocos/linha}$
Blocos de 32 palavras e $2^{13} \text{ blocos/linha}$ em mapeamento direto

Mapeamento Associativo por Conjunto

Mapeamento
Direto




Exemplo: Várias configurações de cache

Sejam os dados: MP = 2MiB; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo 2MiB = $2 \times 2^{20} \text{B} = 2^{21} \text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)
MCache com 8 entradas $\times 32 \text{B} = 2^3 \times 2^5 \text{B} = 2^8 \text{B}$ (volume da cache)
Total de Blocos = $2^{21} \text{B} / 2^5 \text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal
Quantos blocos por linha? $2^{16} \text{ blocos} / 2^3 \text{ linhas} = 2^{13} \text{ blocos/linha}$
Blocos de 32 palavras e $2^{13} \text{ blocos/linha}$ em mapeamento direto

Mapeamento Associativo por Conjunto




Exemplo: Várias configurações de cache

Sejam os dados: MP = 2MiB; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo 2MiB = $2 \times 2^{20} \text{B} = 2^{21} \text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)
MCache com 8 entradas $\times 32 \text{B} = 2^3 \times 2^5 \text{B} = 2^8 \text{B}$ (volume da cache)
Total de Blocos = $2^{21} \text{B} / 2^5 \text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal
Quantos blocos por linha? $2^{16} \text{ blocos} / 2^3 \text{ linhas} = 2^{13} \text{ blocos/linha}$
Blocos de 32 palavras e $2^{13} \text{ blocos/linha}$ em mapeamento direto

Mapeamento Associativo por Conjunto



■ hardware de comparação de tag


Exemplo: Várias configurações de cache

Sejam os dados: MP = 2MiB; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo 2MiB = $2 \times 2^{20} \text{B} = 2^{21} \text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)
MCache com 8 entradas $\times 32 \text{B} = 2^3 \times 2^5 \text{B} = 2^8 \text{B}$ (volume da cache)
Total de Blocos = $2^{21} \text{B} / 2^5 \text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal
Quantos blocos por linha? $2^{16} \text{ blocos} / 2^3 \text{ linhas} = 2^{13} \text{ blocos/linha}$
Blocos de 32 palavras e $2^{13} \text{ blocos/linha}$ em mapeamento direto

Mapeamento Associativo por Conjunto

Mapeamento
Direto



tag linha palavra

13	3	5
----	---	---

8 entradas

8 conjuntos

1 entrada/conjunto

■ hardware de comparação de tag

Exemplo: Várias configurações de cache

Sejam os dados: MP = 2MiB; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo 2MiB = $2 \times 2^{20} \text{B} = 2^{21} \text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)
MCache com 8 entradas $\times 32 \text{B} = 2^3 \times 2^5 \text{B} = 2^8 \text{B}$ (volume da cache)
Total de Blocos = $2^{21} \text{B} / 2^5 \text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal
Quantos blocos por linha? $2^{16} \text{ blocos} / 2^3 \text{ linhas} = 2^{13} \text{ blocos/linha}$
Blocos de 32 palavras e $2^{13} \text{ blocos/linha}$ em mapeamento direto

Mapeamento Associativo por Conjunto

Mapeamento Direto



■ hardware de comparação de tag




Exemplo: Várias configurações de cache

Sejam os dados: MP = 2MiB; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo 2MiB = $2 \times 2^{20} \text{B} = 2^{21} \text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)
MCache com 8 entradas $\times 32 \text{B} = 2^3 \times 2^5 \text{B} = 2^8 \text{B}$ (volume da cache)
Total de Blocos = $2^{21} \text{B} / 2^5 \text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal
Quantos blocos por linha? $2^{16} \text{ blocos} / 2^3 \text{ linhas} = 2^{13} \text{ blocos/linha}$
Blocos de 32 palavras e $2^{13} \text{ blocos/linha}$ em mapeamento direto

Mapeamento Associativo por Conjunto




■ hardware de comparação de tag

Exemplo: Várias configurações de cache

Sejam os dados: MP = 2MiB; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo 2MiB = $2 \times 2^{20} \text{B} = 2^{21} \text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)
MCache com 8 entradas $\times 32 \text{B} = 2^3 \times 2^5 \text{B} = 2^8 \text{B}$ (volume da cache)
Total de Blocos = $2^{21} \text{B} / 2^5 \text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal
Quantos blocos por linha? $2^{16} \text{ blocos} / 2^3 \text{ linhas} = 2^{13} \text{ blocos/linha}$
Blocos de 32 palavras e $2^{13} \text{ blocos/linha}$ em mapeamento direto

Mapeamento Associativo por Conjunto




■ hardware de comparação de tag

Exemplo: Várias configurações de cache

Sejam os dados: MP = 2MiB; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo 2MiB = $2 \times 2^{20} \text{B} = 2^{21} \text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)
MCache com 8 entradas $\times 32 \text{B} = 2^3 \times 2^5 \text{B} = 2^8 \text{B}$ (volume da cache)
Total de Blocos = $2^{21} \text{B} / 2^5 \text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal
Quantos blocos por linha? $2^{16} \text{ blocos} / 2^3 \text{ linhas} = 2^{13} \text{ blocos/linha}$
Blocos de 32 palavras e $2^{13} \text{ blocos/linha}$ em mapeamento direto

Mapeamento Associativo por Conjunto




■ hardware de comparação de tag

Exemplo: Várias configurações de cache

Sejam os dados: MP = 2MiB; *Byte* (unidade endereçável); e MCache com 8 entradas de 32B.
Apresente todas as possibilidades de mapeamento desta cache.

Solução: MP contendo 2MiB = $2 \times 2^{20} \text{B} = 2^{21} \text{B}$ (precisamos de 2^{21} endereços de 21 *bits*)
MCache com 8 entradas $\times 32 \text{B} = 2^3 \times 2^5 \text{B} = 2^8 \text{B}$ (volume da cache)
Total de Blocos = $2^{21} \text{B} / 2^5 \text{B} = 2^{(21-5)} = 2^{16}$ blocos na Memória principal
Quantos blocos por linha? $2^{16} \text{ blocos} / 2^3 \text{ linhas} = 2^{13} \text{ blocos/linha}$
Blocos de 32 palavras e $2^{13} \text{ blocos/linha}$ em mapeamento direto

Mapeamento Associativo por Conjunto



■ hardware de comparação de tag

Memória cache: Exercícios

Exercício 01: Considere os seguintes dados e responda as questões: Uma memória cache com mapeamento associativo por conjuntos contendo 64 entradas (linhas) de tamanho 128 *Bytes* cada e conjuntos de 4 entradas; e uma memória principal contendo palavras de 16 *bits* com endereçamento por palavra e 8 *GiBytes* de capacidade total.

- a) Quantos *bits* são necessários para endereçar esta memória principal?
- b) Como esta memória cache utiliza este endereço físico para descobrir se o bloco desejado está em uma de suas linhas? Faça o desenho.
- c) Quantos blocos disputam um mesmo conjunto da cache?
- d) Se esta memória cache passar a ser de mapeamento direto, o campo *linha* ficará menor ou maior que o campo *conjunto*? Por quê?

Memória cache: Exercícios

Exercício 02: Um computador permite a instalação de até 32GiB de memória principal, mas apenas 8GiB foram instalados. Neste mesmo computador, foi instalada uma memória cache de 1GiB. A unidade endereçável neste sistema é 16 *bits*. Cada bloco a ser armazenado na memória cache tem 16B. Pretendemos estabelecer um mapeamento associativo por conjuntos na memória cache com um total de 2^{22} conjuntos. Sabendo essas informações, responda deixando evidentes todos os cálculos:

- a) Quantos *bits* no total a unidade gerenciadora de memória deve utilizar para endereçar toda memória permitida neste computador?
- b) Cada conjunto da memória cache possui quantas entradas (linhas)?
- c) utilizando um endereço com o número total e máximo de *bits* utilizado pela unidade de gerência de memória do sistema, informe fazendo os cálculos e um desenho, quantos *bits* deste endereço são separados para cada campo que a cache necessita consultar para saber se uma informação está ou não armazenada.
- d) Existem *bits* de endereço que não estão sendo utilizados neste sistema? Se não, justifique. Se sim, informe quantos *bits* não estão em uso e os identifique em um desenho.

Organização da Aula

- 1 Introdução
- 2 Memória Cache: Questões Gerais
- 3 Formas de Mapeamentos
- 4 Substituição de blocos e Política de Escrita**
- 5 Medições e Exemplos

Memória cache: Algoritmo de substituição (a vítima)

A entrada vítima é a que é escolhida para ser substituída quando um novo bloco deve ser escrito à memória cache

Mapeamento direto (entrada ou conjunto)

- Implícito




Mapeamento associativo

- Usado menos recentemente (LRU - *least recently used*)
- Primeiro a entrar, primeiro a sair (FIFO - *first in, first out*)
- Usado menos frequentemente (LFU - *least frequently used*)
- Aleatório

e_0	
e_1	
e_2	
e_3	
e_4	
e_6	
e_5	
e_7	

Memória Cache
k entradas

Memória cache: Sistemas multiprocessados



CPU and memory architecture of the Intel SR1560 server.

Memória cache: Política de escrita

A política de escrita deve manter a consistência entre memória principal e cache

Problemas relacionados ao assunto:

- Processador escreve na cache e um módulo de E/S escreve ou lê na memória principal
- Um sistema multiprocessado em que cada processador tem sua cache

Write-through:

- Toda alteração na memória cache é atualizada automaticamente na memória principal
- ↑ – Quando uma entrada precisa ser substituída, ela está atualizada
- ↓ – O *overhead* no barramento é alto

Write-back:

- Atualização é realizada apenas quando uma entrada precisa ser substituída
- ↑ – Diminui o *overhead* no barramento
- ↓ – Precisa-se marcar *bit sujo* (*bit de uso*) para as entradas
- ↓ – E/S precisa acessar informação atualizada → *overhead* no barramento do sistema

Write-once²: Combina *write-back* e *wirte-through*

²[https://en.wikipedia.org/wiki/Write-once_\(cache_coherence\)](https://en.wikipedia.org/wiki/Write-once_(cache_coherence))


Organização da Aula

- 1 Introdução
- 2 Memória Cache: Questões Gerais
- 3 Formas de Mapeamentos
- 4 Substituição de blocos e Política de Escrita
- 5 Medições e Exemplos

Comparativo de associatividade

Este comparativo contribui em se decidir quantas entradas devem ser implementadas por conjuntos de acordo com o tamanho da memória cache


Figura 4.16 Associatividade variável pelo tamanho da cache



Avaliação de acerto

Neste caso, comparamos as taxas de acertos quando combinamos caches L1 e L2

Figura 4.17 Razão de acerto total (L1 e L2) para L1 de 8 KB e 16 KB



Como podemos avaliar o ponto do gráfico onde as curvas se encontram?

É verdade que não há prejuízo em se ter a L1 de 8k ou 16k a partir deste ponto?

Memória cache: Tamanhos e níveis

Tabela 4.3 Tamanhos de memória cache de alguns processadores

Processador	Tipo	Ano de introdução	Cache L1*	Cache L2	Cache L3
IBM 360/85	Mainframe	1968	16 a 32 KB	—	—
PDP-11/70	Minicomputador	1975	1 KB	—	—
VAX 11/780	Minicomputador	1978	16 KB	—	—
IBM 3033	Mainframe	1978	64 KB	—	—
IBM 3090	Mainframe	1985	128 a 256 KB	—	—
Intel 80486	PC	1989	8 KB	—	—
Pentium	PC	1993	8 KB/8 KB	256 a 512 KB	—
PowerPC 601	PC	1993	32 KB	—	—
PowerPC 620	PC	1996	32 KB/32 KB	—	—
PowerPC G4	PC/servidor	1999	32 KB/32 KB	256 KB a 1 MB	2 MB
IBM S/390 G4	Mainframe	1997	32 KB	256 KB	2 MB
IBM S/390 G6	Mainframe	1999	256 KB	8 MB	—
Pentium 4	PC/servidor	2000	8 KB/8 KB	256 KB	—
IBM SP	Servidor avançado/ Supercomputador	2000	64 KB/32 KB	8 MB	—
CRAY MTA ^b	Supercomputador	2000	8 KB	2 MB	—
Itanium	PC/servidor	2001	16 KB/16 KB	96 KB	4 MB
SGI Origin 2001	Servidor avançado	2001	32 KB/32 KB	4 MB	—
Itanium 2	PC/servidor	2002	32 KB	256 KB	6 MB
IBM POWER5	Servidor avançado	2003	64 KB	1,9 MB	36 MB
CRAY XD-1	Supercomputador	2004	64 KB/64 KB	1 MB	—
IBM POWER6	PC/servidor	2007	64 KB/64 KB	4 MB	32 MB
IBM z10	Mainframe	2008	64 KB/128 KB	3 MB	24 a 48 MB

Exemplo: Caches em processadores Intel

Tabela 4.4 Evolução de cache da Intel

OBS: externa, neste caso, ao chip do processador e não ao processamento!

Problema	Solução	Processador em que o recurso apareceu inicialmente
Memória externa mais lenta que o barramento do sistema.	Acrescentar cache externa usando tecnologia de memória mais rápida	386
O aumento da velocidade di processador torna o barramento externo um gargalo para o acesso à memória cache..	Mover a cache externa para o chip, trabalhando na mesma velocidade do processador	486
Cache interna um tanto pequena, devido ao espaço limitado no chip.	Acrescentar cache L2 externa usando tecnologia mais rápida que a memória principal	486
Quando ocorre uma disputa entre o mecanismo de pré-busca de instruções e a unidade de execução no acesso simultâneo à memória cache. Nesse caso, a busca antecipada é adiada até o término do acesso da unidade de execução aos dados.	Criar caches separadas para dados e instruções Arquitetura de Harvard	Pentium
Maior velocidade do processador torna o barramento externo um gargalo para o acesso à cache L2.	Criar barramento back-side separado, que trabalha com velocidade mais alta que o barramento externo principal (front-side). O barramento back-side é dedicado à cache L2.	Pentium Pro
	Mover cache L2 para o chip do processador.	Pentium II
Algumas aplicações lidam com bancos de dados enormes, e precisam ter acesso rápido a grandes quantidades de dados. As caches no chip são muito pequenas.	Acrescentar cache L3 externa.	Pentium III
	Mover cache L3 para o chip.	Pentium 4

Exemplo: Caches em processadores ARM

Tabela 4.6 Características da memória cache do ARM

Núcleo	Tipo de cache	Tamanho de cache (kB)	Tamanho da linha de cache (palavras)	Associatividade (linhas por conjunto)	Local	Tamanho do buffer de escrita (palavras)
ARM720T	Unificada	8	4	4 linhas por conjunto	Lógico	8
ARM920T	Separada	16/16 D/I	8	64 linhas por conjunto	Lógico	16
ARM926EJ-S	Separada	4-128/4-128 D/I	8	4 linhas por conjunto	Lógico	16
ARM1022E	Separada	16/16 D/I	8	64 linhas por conjunto	Lógico	16
ARM1026EJ-S	Separada	4-128/4-128 D/I	8	4 linhas por conjunto	Lógico	8
Intel StrongARM	Separada	16/16 D/I	4	32 linhas por conjunto	Lógico	32
Intel Xscale	Separada	32/32 D/I	8	32 linhas por conjunto	Lógico	32
ARM1136-JF-S	Separada	4-64/4-64 D/I	8	4 linhas por conjunto	Físico	32

Exercícios

Façam os exercícios do livro texto, disponíveis no Moodle

Agradecimentos

Agradecimentos Especiais:

Agradeço a toda a comunidade $\text{\LaTeX}$.
Em especial a *Till Tantau* pelo *Beamer*.

<https://www.tcs.uni-luebeck.de/mitarbeiter/tantau/>

Desta forma, tornou-se possível a escrita deste material didático.